什么是寄生電容(Parasitic Capacitance)？
寄生電容，在電路中，是導體在電介質（通常是空氣）之間起板作用的額外效應，當頻率較高時，它會成為一個問題，因為存在的非常小的分布電容在這些頻率下會有較低的阻抗。這種影響可以在電路設計中加以解決在這一階段，元件的定位可能...
寄生電容，在電路中，是導體在電介質（通常是空氣）之間起板作用的額外效應，當頻率較高時，它會成為一個問題，因為存在的非常小的分布電容在這些頻率下會有較低的阻抗。這種影響可以在電路設計中加以解決在這一階段，元件的定位可能會降低影響，從而達到令人滿意的運行效果。
寄生電容在更高頻率下成為一個問題電容器可分為集總元件或分布元件。作為集總元件，這些電容器被視為局限于某些元件；對于分布電容，在元件和電路設計中需要計劃。當一個電感器被制造出來時，總有一個分布電容；這可以被認為是一個寄生電容。一個理想的電感器的分布電容為零，因此，它將在無窮遠附近的頻率處共振。這是眾所周知的由于繞組的分布電容，大多數電感的諧振頻率是非無窮大的。射頻寄生電容（射頻）放大器可能會導致這些放大器由于寄生損耗而具有低增益。在某些情況下，它可能會導致這些放大器振蕩在寄生電容的情況下，現實世界中的實際電路是在設計階段繪制的電路加上對地或電路各點之間的電容。在某些情況下，解決方法是簡單地減少某個電路位置的集中電容。對于其他情況，解決方案可以是增加一個電感以保持一定的通頻帶。有些情況下，電子元件的特性可以補償寄生電容。例如，由于寄生電容而降低的射頻輸出可以通過使用高增益晶體管來增加，寄生電容的奇數效應可以通過增加電路級來補償。寄生元件可能由于導體的接近或跡線、導線的長度而存在，為了減少發現寄生元件的機會，通常的方法是縮短導體長度，減小元件的表面積和印刷電路板上的痕跡。基于上述避免過度寄生效應的實踐，元件和PCB線路的小型化已成為一種標準做法。在數字開關電路中，數字信號的上升時間和下降時間極大地影響可達到的最高速度。數字設備輸入和輸出上的寄生電容增加了上升和下降的時間。另一種選擇是使用可以注入更高電流的輸出設備來補償寄生電容。不幸的是，這該方法增加了直流（DC）功耗這就解釋了為什么高速數字電路通常需要大量的直流電流。
寄生電容在更高頻率下成為一個問題電容器可分為集總元件或分布元件。作為集總元件，這些電容器被視為局限于某些元件；對于分布電容，在元件和電路設計中需要計劃。當一個電感器被制造出來時，總有一個分布電容；這可以被認為是一個寄生電容。一個理想的電感器的分布電容為零，因此，它將在無窮遠附近的頻率處共振。這是眾所周知的由于繞組的分布電容，大多數電感的諧振頻率是非無窮大的。射頻寄生電容（射頻）放大器可能會導致這些放大器由于寄生損耗而具有低增益。在某些情況下，它可能會導致這些放大器振蕩在寄生電容的情況下，現實世界中的實際電路是在設計階段繪制的電路加上對地或電路各點之間的電容。在某些情況下，解決方法是簡單地減少某個電路位置的集中電容。對于其他情況，解決方案可以是增加一個電感以保持一定的通頻帶。有些情況下，電子元件的特性可以補償寄生電容。例如，由于寄生電容而降低的射頻輸出可以通過使用高增益晶體管來增加，寄生電容的奇數效應可以通過增加電路級來補償。寄生元件可能由于導體的接近或跡線、導線的長度而存在，為了減少發現寄生元件的機會，通常的方法是縮短導體長度，減小元件的表面積和印刷電路板上的痕跡。基于上述避免過度寄生效應的實踐，元件和PCB線路的小型化已成為一種標準做法。在數字開關電路中，數字信號的上升時間和下降時間極大地影響可達到的最高速度。數字設備輸入和輸出上的寄生電容增加了上升和下降的時間。另一種選擇是使用可以注入更高電流的輸出設備來補償寄生電容。不幸的是，這該方法增加了直流（DC）功耗這就解釋了為什么高速數字電路通常需要大量的直流電流。
- 發表于 2020-08-16 13:35
- 閱讀 ( 1558 )
- 分類：文化藝術
admin
0 篇文章
作家榜 ?
-
xiaonan123
189 文章
-
湯依妹兒
97 文章
-
luogf229
46 文章
-
jy02406749
45 文章
-
小凡
34 文章
-
Daisy萌
32 文章
-
我的QQ3117863681
24 文章
-
華志健
23 文章