什么是順序邏輯(Sequential Logic)？
數字電路理論中的時序邏輯（SL）是電路的一組規則和實現，這些規則和實現依賴于邏輯狀態和轉換的當前和過去事件來確定當前的邏輯狀態。了解組合邏輯（CL），以及依賴于實際邏輯電平的電路的規則集和實現，揭示時序邏輯中的關鍵點。...
數字電路理論中的時序邏輯（SL）是電路的一組規則和實現，這些規則和實現依賴于邏輯狀態和轉換的當前和過去事件來確定當前的邏輯狀態。了解組合邏輯（CL），以及依賴于實際邏輯電平的電路的規則集和實現，揭示時序邏輯中的關鍵點。二進制計算的邏輯電平通常指高或低。在正邏輯中，1為高，0為低。邏輯電路由可能有一個或多個輸入，通常只有一個輸出的門組成。
手放在臀部的人
一個簡單的CL門被稱為緩沖器和反相器或非柵極。緩沖器輸出總是與輸入相同，但反相器輸出始終不是輸入。CL中使用的其他門包括AND門、NAND門和NOR門。只有當兩個輸入都是1時，AND門才輸出a 1。NAND門和NOR門分別是AND門和OR門，每個門的輸出都有反相器。
時序邏輯使用鎖存器，根據先前的輸出電平和當前的輸入電平鎖定輸出電平。鎖存器通常使用兩個伙伴門，即兩個NAND或NOR門。這些鎖存器或觸發器的門通過反饋給輸入的門輸出鎖定為兩種狀態之一伙伴門。通過改變門的自由輸入電平，實現邏輯電平的反轉。時序邏輯分析既要觀察初始輸出電平，也要根據輸入電平的變化來觀察輸出電平的變化。
，每個二進制位鎖存器的時鐘輸入中都有邊緣檢測電路。計數器通常使用正邊緣檢測來進行正常計數例如，8位計數器使用8位鎖存器。
順序邏輯使用級聯的位鎖存器來產生異步（異步）數字計數器。當來自低有效位（LSB）鎖存器的一個位用于對高有效位（MSB）進行時鐘時，它被稱為異步計數器。在異步中，在稍有不同的時間互相鎖存時鐘，而同步（同步）邏輯同時對所有鎖存時鐘進行計時。異步計數器的最大總紋波延遲等于一個鎖存紋波延遲乘以計數器中的位數。在同步邏輯中，數字計數器中的位鎖存同時計時，因此對于計數器中任何數量的位，總紋波延遲等于一個鎖存紋波延遲。
手放在臀部的人一個簡單的CL門被稱為緩沖器和反相器或非柵極。緩沖器輸出總是與輸入相同，但反相器輸出始終不是輸入。CL中使用的其他門包括AND門、NAND門和NOR門。只有當兩個輸入都是1時，AND門才輸出a 1。NAND門和NOR門分別是AND門和OR門，每個門的輸出都有反相器。
時序邏輯使用鎖存器，根據先前的輸出電平和當前的輸入電平鎖定輸出電平。鎖存器通常使用兩個伙伴門，即兩個NAND或NOR門。這些鎖存器或觸發器的門通過反饋給輸入的門輸出鎖定為兩種狀態之一伙伴門。通過改變門的自由輸入電平，實現邏輯電平的反轉。時序邏輯分析既要觀察初始輸出電平，也要根據輸入電平的變化來觀察輸出電平的變化。
，每個二進制位鎖存器的時鐘輸入中都有邊緣檢測電路。計數器通常使用正邊緣檢測來進行正常計數例如，8位計數器使用8位鎖存器。
順序邏輯使用級聯的位鎖存器來產生異步（異步）數字計數器。當來自低有效位（LSB）鎖存器的一個位用于對高有效位（MSB）進行時鐘時，它被稱為異步計數器。在異步中，在稍有不同的時間互相鎖存時鐘，而同步（同步）邏輯同時對所有鎖存時鐘進行計時。異步計數器的最大總紋波延遲等于一個鎖存紋波延遲乘以計數器中的位數。在同步邏輯中，數字計數器中的位鎖存同時計時，因此對于計數器中任何數量的位，總紋波延遲等于一個鎖存紋波延遲。
- 發表于 2020-07-10 13:39
- 閱讀 ( 1474 )
- 分類：技術
admin
0 篇文章
作家榜 ?
-
xiaonan123
189 文章
-
湯依妹兒
97 文章
-
luogf229
46 文章
-
jy02406749
45 文章
-
小凡
34 文章
-
Daisy萌
32 文章
-
我的QQ3117863681
24 文章
-
華志健
23 文章