什么是LVDS收發器(LVDS Transceiver)？
低壓差分信號（LVDS）收發器是一種使用低壓差分信號來獲得高比特率的信號發射器/接收器。LVDS收發器驅動絞合銅線，低成本且非常常見。差分信號是首選，因為它對外部電噪聲和浪涌具有高抗擾性。 手持書本的女性 LVDS收發器的...
低壓差分信號（LVDS）收發器是一種使用低壓差分信號來獲得高比特率的信號發射器/接收器。LVDS收發器驅動絞合銅線，低成本且非常常見。差分信號是首選，因為它對外部電噪聲和浪涌具有高抗擾性。
手持書本的女性
LVDS收發器的目的是通過可靠的電路或設備互連電路或設備數據通信鏈路。如果沒有LVDS收發器，替代解決方案可能會更昂貴或更復雜。典型的LVDS收發器可能會將高速串行線甚至并行總線傳輸到49英尺（15米）以外的其他位置。LVDS是由多個數據通信標準使用的系統，例如電信工業協會/電子工業聯盟-644（TIA/EIA-644）。
當應用程序的數字電纜長度限制數據速度時，使用LVDS收發器是一個合理的選擇。對于短長度數據連接，非差分信令非常常見。在這種情況下方案中，數字電壓范圍為0到大約+5伏直流電（VDC）。打印機用低速并行數據電纜的長度可以限制在39.4英寸（1米），但當數據電纜較長時，"電氣"電容更高，高電容增加了信號的上升和下降時間，從而導致有限的數據速度。LVDS通過使用電流驅動的發射器來解決電容限制，該發射器補償了數據線中的大部分電容。
差模接收器輸入端的電壓差（小于1v）占了大部分用于LVDS收發器的高速功能如果所需的電壓變化較低，則在較短的時間內需要較少的電流來反轉每次數據位反轉所需的電壓差。由于接收器輸入端的電壓差始終小于1V，因此大大簡化了對來自外部源的電壓浪涌的保護電路。
在選擇LVDS收發器時，電路開發人員通常更喜歡集成電路（IC）LVDS收發器，該收發器設計用于接收單端數字信號，如晶體管晶體管邏輯（TTL）信號。單端電平為單極性，如0 V和+5 V直流電。當TTL總線必須連接到幾米外時，一個并行到串行到并行（PSP）的集成電路是可用的。例如，當發送和接收一個8位總線時，一個大約是數據總線時鐘速率8倍的時鐘信號被應用到PSP上。而不是一個超過8針的連接器，LVDS收發器串行連接器只需要一對或兩對雙向數據線，具體取決于設計。
手持書本的女性LVDS收發器的目的是通過可靠的電路或設備互連電路或設備數據通信鏈路。如果沒有LVDS收發器，替代解決方案可能會更昂貴或更復雜。典型的LVDS收發器可能會將高速串行線甚至并行總線傳輸到49英尺（15米）以外的其他位置。LVDS是由多個數據通信標準使用的系統，例如電信工業協會/電子工業聯盟-644（TIA/EIA-644）。
當應用程序的數字電纜長度限制數據速度時，使用LVDS收發器是一個合理的選擇。對于短長度數據連接，非差分信令非常常見。在這種情況下方案中，數字電壓范圍為0到大約+5伏直流電（VDC）。打印機用低速并行數據電纜的長度可以限制在39.4英寸（1米），但當數據電纜較長時，"電氣"電容更高，高電容增加了信號的上升和下降時間，從而導致有限的數據速度。LVDS通過使用電流驅動的發射器來解決電容限制，該發射器補償了數據線中的大部分電容。
差模接收器輸入端的電壓差（小于1v）占了大部分用于LVDS收發器的高速功能如果所需的電壓變化較低，則在較短的時間內需要較少的電流來反轉每次數據位反轉所需的電壓差。由于接收器輸入端的電壓差始終小于1V，因此大大簡化了對來自外部源的電壓浪涌的保護電路。
在選擇LVDS收發器時，電路開發人員通常更喜歡集成電路（IC）LVDS收發器，該收發器設計用于接收單端數字信號，如晶體管晶體管邏輯（TTL）信號。單端電平為單極性，如0 V和+5 V直流電。當TTL總線必須連接到幾米外時，一個并行到串行到并行（PSP）的集成電路是可用的。例如，當發送和接收一個8位總線時，一個大約是數據總線時鐘速率8倍的時鐘信號被應用到PSP上。而不是一個超過8針的連接器，LVDS收發器串行連接器只需要一對或兩對雙向數據線，具體取決于設計。
- 發表于 2020-07-10 10:48
- 閱讀 ( 1219 )
- 分類：技術
admin
0 篇文章
作家榜 ?
-
xiaonan123
189 文章
-
湯依妹兒
97 文章
-
luogf229
46 文章
-
jy02406749
45 文章
-
小凡
34 文章
-
Daisy萌
32 文章
-
我的QQ3117863681
24 文章
-
華志健
23 文章